Em uma parceria com a Samsung e a GlobalFoundries – fabricante de chips para empresas como AMD e Qualcomm –, a IBM Research apresentou um novo tipo de transistor que permitirá a criação de chips de 5 nanômetros, a nova menor litografia já atingida pela indústria.
Utilizando um processo apelidado de gate-all-around (GAAFET), que usa “camadas” sobrepostas de silício, a nova tecnologia permitirá que engenheiros apliquem até 30 bilhões de transistores em um chip do tamanho de uma unha humana – um aumento de 10 bilhões de transistores em relação aos chips de 7 nm.
Como era de se esperar de uma redução de litografia, o novo processo traz melhor eficiência energética e ganhos de performance. Chips construídos na nova litografia poderão consumir até 75% menos energia para entregar a mesma capacidade de performance de chips na litografia atual de 10 nm, ou ter uma performance até 40% superior, mantendo o mesmo consumo de energia de modelos atuais.
A nova litografia é, sim, uma boa notícia, mas ainda pode demorar algum tempo antes de começar a aparecer em dispositivos de consumidores finais. Isso porque a própria IBM ainda está desenvolvendo melhor a litografia de 7 nm, que deve desembarcar no mercado através de parceiro a partir de 2019. Ou seja, qualquer previsão realista para os chips de 5 nm só virá na próxima década de 20.
